PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-244822

(43)Date of publication of application: 08,09,2000

(51)Int.Cl.

HO4N 5/335 HO4N 5/217

(21)Application number: 11-042497

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

22.02.1999

(72)Inventor: SASAKI YOSHIRO


TABEI KENJI

(54) FLICKER CORRECTING METHOD, IT'S CIRCUIT AND TELEVISION CAMERA CONSTITUTING FLICKER CORRECTING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a flicker correcting method to perform flicker correction in 60 Hz while minimizing deterioration of the performance of the flicker correction by utilizing the frame periodicity of flickers at a power supply frequency of 50 Hz and to realize standardization of camera components, etc., reduction of power consumption, size reduction and cost reduction.

SOLUTION: The frame periodicity of a flicker of a fluorescent lamp of 50 Hz due to the power supply frequency is utilized. When the power supply frequency changes to 60 Hz, flicker periodicity in 60 Hz is corrected in the same way as that in 50 Hz by an imaging device control means 30 without changing the structure of the conventional flicker correction, a video signal after flicker correction is stored in a frame storage means 35, frame reproduction frequency is converted into a normal frame reproduction frequency by a frame converting means 36 and the video signal after the flicker correction is outputted.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-244822 (P2000-244822A)

(43)公開日 平成12年9月8日(2000.9.8)


(51) Int.Cl.7		識別記号	F I		デ	-73ト*(参考)
H04N	5/335		H04N	5/335	P	5 C 0 2 1
	5/217			5/217		5 C 0 2 4

		審查請求	未請求 請求項の数10 OL (全 12 頁)
(21)出願番号	特顯平11-42497	(71)出顧人	000005821 松下電器産業株式会社
(22)出願日	平成11年2月22日(1999, 2.22)		大阪府門真市大字門真1006番地
	, , , , , , , , , , , , , , , , , , ,	(72)発明者	佐々木 嘉郎 宮城県仙台市東区明通二丁目5番地 株式 会社松下通信仙台研究所内
		(72)発明者	
		(74)代理人	100079544 弁理士 斎藤 勲
			最終頁に続く

(54) 【発明の名称】 フリッカ補正方法及び回路とこのフリッカ補正回路を構成するテレビカメラ装置

(57)【要約】

【課題】電源周波数が50Hzのフリッカのフレーム周 期性を利用して、フリッカ補正の性能低下を最小限に押 さえながら60Hzにおけるフリッカ補正を可能にし、 カメラ部品等の共通化、低消費電力化、小型化、低コス ト化を実現しうるフリッカ補正方法を提供する。 【解決手段】電源周波数が50Hzの蛍光灯フリッカの フレーム周期性に着目し、電源周波数が60Hzに変わ った場合、従来のフリッカ補正の構成を変えることな く、60Hzにおけるフリッカ周期性を撮像素子制御手 段30により50Hzの場合と同じにして補正し、フリ ッカ補正後の映像信号をフレーム記憶手段35に記憶 し、フレーム再生周波数をフレーム変換手段36で通常 のフレーム再生周波数に変換してフリッカ補正後の映像 信号を出力するようにしたものである。



【特許請求の範囲】

【請求項1】操像素子の出力信号をフリッカが同一とみ かせる領域毎にフレーム単位で複数の領域に分割し、前 記機像素子の出力信号を前記領域毎に積分して各前記領 域内の総和レベルを計算し、過去の総和レベルを記憶 同一領域における過去の複数の総和レベルからその 領域におけるフリッカゲインを計算し、過去のフリッカ ゲインを記憶し、過去の複数のフリッカゲインを用いて 平滑化することによりノイズ成分を除去したフリッカゲ インを生成し、平滑化されたフリッカゲインを保持し、 フリッカの周期性に基き平滑化されたフリッカゲインを 位相調整して制御ゲインを生成し、前記位相調整された 制御ゲインを撮像素子出力信号に乗算してフリッカ補正 後の撮像信号を出力し、フリッカの周期性に基づくタイ ミングで出力されたフリッカ補正後の撮像信号を記憶 1. フレーム再生周波数を通常のフレーム再生周波数に 変換する各工程からなることを特徴とするフリッカ補正 方法。

【請求項2】前記総和レベルの記憶と前記フリッカゲインの記憶と前記制御ゲインの記憶とを共用の記憶手段に対して行い、それぞれ時分割して記憶し読み出すようにしたことを特徴とする請求項1記載のフリッカ補正方

【請求項3】撮像素子出力信号をフレーム単位でフリッ カが同一とみなせる領域毎に複数の領域に分割し、前記 摄像素子の出力信号を領域毎に積分して各領域内の総和 レベルを計算する総和レベル計算手段と、過去の総和レ ベルを記憶する総和レベル記憶手段と、同一領域におけ る過去の複数の総和レベルからその領域におけるフリッ カゲインを計算するフリッカゲイン計算手段と、過去の フリッカゲインを記憶するフリッカゲイン記憶手段と. 過去の複数のフリッカゲインを用いて平滑化することに よりノイズ成分を除去したフリッカゲインを生成する平 滑化手段と、平滑化されたフリッカゲインを保持する制 御ゲイン記憶手段と、フリッカの周期性に基づき平滑化 されたフリッカゲインを位相調整して制御ゲインを生成 するゲイン位相調整手段と、前記位相調整された制御ゲ インを楊像素子出力信号に乗算してフリッカ補正後の提 像信号を出力する乗算手段とからなるフリッカ補正回路 であって、フリッカの周期性に基づくタイミングで出力 されたフリッカ補正後の撮像信号を記憶するフレーム記 憶手段と、フレーム再生周波数を通常のフレーム再生周 波数に変換する周波数変換制御手段とを具備し、電源周 波数が変わってもフレーム再生周波数を通常のフレーム 再生周波数に変換してフリッカ補正後の撮像信号を出力 するようにしたことを特徴とするフリッカ補正回路。

【請求項4】前記フリッカ補正回路において、前記総和 レベルを記憶する総和レベル記憶手段と、前記フリッカ ゲインを記憶するフリッカゲイン記憶手段と、前記制御 ゲインを記憶する制御ゲイン記憶手段とを共用の記憶手 段に設け、時分割して記憶し読み出すようにしたことを 特徴とする請求項3記載のフリッカ補正回路。

【請求項5】前記記憶手段はRAMで構成したことを特徴とする請求項4記載のフリッカ補正回路。

【請求項6】前記共用の記修手段に設けられた前記総和 レベル記憶手段と、前記フリッガゲン記憶手段と、前 記列脚がイン記憶手段とと対する入力及び出力を各記憶 手段ごとに切り換える切り娘えスイッチと、前記切り娘 えスイッチの切替えを制御する記憶制御手段とを具備す ことを特徴とする請求項目の記載のフリッ・増加正回路。 【請求項7】請求項3、4、5または6に記載のフリッ 力補正回路を含む信号処理回路であって、LSIに構成 したことを特定する信号処理回路であって、LSIに構成 したことを特定する信号処理回路。

【請求項8】請求項3、4、5または6に記載のフリッカ補正回路が含まれ、被写体からの入射信号を前記フリッカ補正回路に出力することを特徴とする損像素子。

【請求項9】請求項3、4、5または6に記載のフリッ 力補正回路を含みLSIに構成した信号処理回路と、被 写体からの入射信号を前記フリッカ補正回路に出力する 撮像素子とからなるカメラ部品。

【請求項10】請求項9に記載のカメラ部品を装備する テレビカメラ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は映像信号のフリッカ 補正に関し、特に交流電源による照明等に起因する撮像 表の出力信号の周期的変化を補正するフリッカ補正に 関する。

[00002]

【従来の技術】MOS型機像素子においては、XYアドレスを指定して画家かり電荷を誘み出すため、1フィールドまたは1フレーム内においてもフリッカ成が垂直方向に正弦波状に変化するので、1フィールドまたは1フレーム全株を一様に補正することができないと言う問題があった。

[0003] そこで、1フィールドまたは1フレームを フリッカ成分がほは同一と見なせる領域ごとに分割して 各領域毎にフリッカのゲインを算出し、更に、被写体の 動きがある場合のフリッカのゲイン調差を軽減するため に平滑化を行い、その結果のフリッカゲインによりフリ ッカの補正を行うようにしていた。

【0004】従来、このようなフリッカ補正回路としては図5に示すようなものがあった。図5はフレームを加偶に分削してフリッカ補正を行う場合の炭米のフリッカ補正回路を示すプロック図である。図5において、1は総和レベル計算手段、3ははフリッカゲイン計算手段、4はフリッカゲイン計算手段、6はゲイン位相調整手段、7は乗算手段、8は領域制御手段、9はフレームパルス生成手段、10は入力場下、11は出力順子、27はフリッカゲイ

ン記憶部である。

【0005】次に、図5を参照して、上記使来のフリッカ補正国際の動作を説明する。信号12はフリッカをむフレール単位の映像信号であり、入力増予10から入力される。総和レベル計算手段1は、領域物に信号12を積分した総和レベル信号13を出力する。領域制御手段8は、入力信号12が領域1つ(領域の202の領域に属するか示す領域制御信号23を生成し、総和レベル記憶手段2とフリッカゲイン記憶手段4とゲイン位相調整手段6に出力する。

[00061総和レベル記憶手段2は、シフトレジスタ 等で1フレーム前皮とフレーム前の領域1~領域側の総和レベルを記憶する構成になっており、領域制解信号2 3により領域1~領域州に対応した記憶領域に記憶し、 同時に現フレームの総和レベル14、1フィールド前の シカゲイン計算手段3に対して出力する。フリッカゲイン計算手段3は平均加渡回路と除算回路と下構成され、 フリッカゲイン17を計算しフリッカゲイン記憶手段4 に対して出力する。フレームバルス生成手段りは、フリッカのフレーム周期に基づきフレームバルス24を生成 して、フリッカゲイン記憶手段4とゲイン位相調整手段 6に出力する。

【00071フリッカゲイン記憶手段4はシフトレジス 今等で構成され、領域制制信号23とフレームバルス2 4により、フレーム単位のフリッカ周期で1フレーム期 間における領域1〜領域mのフリッカゲインを2フレー ム分記憶するよう構成され、現フレームのフリッカゲイン18、フレーム単位のフリッカ周期の1周期前のフリッカゲイン19、フレーム単位のフリッカ周期の2周期 前のフリッカゲイン20を平滑化手段5に出力する。

[0008] 平滞化手段5はメディアンフィルタ等から 構成され、過去の複数のフレームの同一領域におけるフ リッカゲインに含まれる最速成分を除去する作用を行う もので、平滞化されたフリッカゲイン21を出力する。 ゲイン位相側整手段6は、1フレーム前のフリッカゲイ 221の記憶を行うフリッカゲイン記憶部27を有し、 領域側側信を23により平常化されたフリッカゲイン2 1を領域1〜領域mに割り当て記憶して、フレームパル ス24により、正弦波であるフリッカゲインをフレー に合わせて位相調整を行い、制御ゲイン22を乗算手段 7に出力する。乗算手段7は、入力信号12と制御ゲイン 22を乗じて補正を行った信号を出力端子11に出力 ***

[0009]

【発明が解決しようとする課題】しかしながら、上記従来のフリッカ補正回路においては、以下に挙げる2つの問題があった。1、電源周波数が50日 zの蛍光灯フリッカのフレーム周期性を利用した補正方式では、60日 zにおけるフリッカ補正が下可能である。2、多数の記

憶手段をそれぞれシフトレジスタ等で構成していたため、回路規模が大きくなり、消費電力が増大する。

【0010】本発明は、上記従来の問題を解決するため になされたもので、電源周波数が50日との党光灯フリ カのフレーム周期性を利用して、フリッカ補正の世 低下を最小鴨は押さえなが660日々におけるフリッカ 補正を可能にするとともに、カメラ部品等の決通化、低 消費電力化、小型化、低コスト化を実現することができ るフリッカ補正方法及びフリッカ補正回路を提供するこ とを目的とする。

[0011]

【課題を解決するための手段】本発明は、上記の目的を達成するため、電源周波数が50日2の蛍光打フリッカのフレー人周期性に着目し、後来のフリッカ組正の構成を変えることなく、電源周波数が60日2の場合には、60日とにおけるフリッカの周期性を撮像素予制御手段により50日2の場合と同じになるようにして補正を行い、フリッカ補正後の映像信号を記憶するフレーム記憶手段と、フリッカ補正後の呼吸信号を記憶するフレーム環境手段と表現を設備である。 一人工事生用波数に変換するフレーム英境手段と対した。 一人工事生用波数に変換するフレーム事生間波数を通常のフレーム再生周波数を通常のフレーム再生周波数を変換するフレーム事生周波数を通常のフレーム再生周波数に変換してフリッカ補正像の映像信号を出力するようにしたものである。

【0012】すなわち、本発明は、MOS型撮像素子の 出力信号をフリッカが同一とみなせる領域毎にフレーム 単位で複数の領域に分割し、MOS型提像素子の出力信 号を各領域毎に積分して領域内の総和レベルを計算する 総和レベル計算手段と、過去の総和レベルを記憶する総 和レベル記憶手段と、同一領域における過去の複数の総 和レベルからその領域におけるフリッカゲインを計算す るフリッカゲイン計算手段と、過去のゲインを記憶する フリッカゲイン記憶手段と、過去の複数のゲインを用い てノイズ成分を除去し制御ゲインを牛成する平滑化手段 と、平滑化されたフリッカゲインを保持する制御ゲイン 記憶手段と、フリッカの周期性に基づいて制御ゲインの 位相調整を行うゲイン位相調整手段と、調整された制御 ゲインを楊像素子出力信号に乗じる乗篦手段とからなる フリッカ補正回路であって、フリッカの周期性に基づい たタイミングで出力されたフリッカ補正後の撮像信号を 記憶するフレーム記憶手段と、フリッカ補正時のフレー ム再生周波数を通常のフレーム再生周波数に変換する周 波数変換制御手段とからなり、交流電源周波数が変わっ てもフレーム再生周波数を通常のフレーム再生周波数に 変換してフリッカ補正後の映像信号を出力するようにし たものである。

【0013】本発明は、60Hzの場合には、50Hz の場合の従来の補正方式を36フレーム/移で行い、補 正した機像信号をフレーム記憶手段に記憶し、フレーム 零複手段を用いて記憶した場像信号から6フレーム毎に 1フレームだけ着いて出力するようにしたことにより、 異なる電源周波数に対しても、通常のフレーム再生周波 数で出力することができ、従来のフリッカ種正の性能の 低下を最小限に押さえてフリッカ補正することができる 上、テレビカメラ機器等の共用化、小型化、低コスト化 を実現することができるフリッカ補正方法及び回路が得 られる。

[0014]

【発明の実施の形態】本発明の請求項1に記載の発明 は、撮像素子の出力信号をフリッカが同一とみなせる領 域毎にフレーム単位で複数の領域に分割し、前記撮像素 子の出力信号を前記領域毎に精分して各前記領域内の総 和レベルを計算し、過去の総和レベルを記憶し、同一領 域における過去の複数の総和レベルからその領域におけ るフリッカゲインを計算し、過去のフリッカゲインを記 憶し 過去の複数のフリッカゲインを用いて平滑化する ことによりノイズ成分を除去したフリッカゲインを生成 し、平滑化されたフリッカゲインを保持し、フリッカの 周期性に基き平滑化されたフリッカゲインを位相調整し て制御ゲインを生成し、前記位相調整された制御ゲイン を提像素子出力信号に乗算してフリッカ補正後の撮像信 号を出力し、フリッカの周期性に基づくタイミングで出 力されたフリッカ補正後の撮像信号を記憶し、フレーム 再牛周波数を通常のフレーム再生周波数に変換する各工 程からなるようにしたものであり、異なる電源周波数に 対しても、電源周波数に依存せず、通常のフレーム再生 周波数で出力することができ、従来のフリッカ補正の性 能の低下を最小限に押さえてフリッカ補正することがで きるという作用を有する。

【0015】本発明の請求項2に記載の発明は、前記総 和レベルの配憶と前記フリッカゲインの配徳と前記制 ゲインの記憶とを共用の記憶手段に対して行い、それ それ時分割して記憶し読み出すようにしたものであり、記 憶手段であるレジスタのセル面積を大橋に節約し、更に 回路規模の面積を縮小することができ、かつ消費電力を 低減することができるという作用を有する。

【00161本発明の請求項3に記載の発明は、攝像素 出力信号をフレーム単位でフリッカが同一とみなせる 領域毎に複数の領域に分割し、前記損像素子の出力信号 を領域毎に積かして各領域内の総和レベルを計算する総 和レベル計算手段と、過去の総和レベルを配管する総和 レベルからその領域における過去の複数の総和 レベルからその領域におけるフリッカゲインを計算する であるフリッカゲイン計算手段と、過去の複数のフリッ がインを開いて平滑化することによりノイ灰分を除 去したフリッカゲインを保寺でも制御ゲイン記憶手段 と、フリッカの周期性に基づき平滑化されたフリッカゲインを インを位相調整して制御ゲインを生成するゲイン位相調 整手段と、前記位相顕整された制御ゲインを携債素予出力信号に乗算してフリッカ補正役の撮像信号を出力する 乗算手段とからなるフリッカ補正回路であって、フリッカの周期性に基づくタイミングで出力されたフリッカ補 正接かJ機能信号を記憶するフレーム記憶手段と、ファレーム 高大田工度を対象信頼のフレーム記憶手段と、ファレーム 海上里接数を通常のフレーム再生周波数が変わっても 次数変換劇博手段とを具備し、電源周波数が変わっても フレーム再生周波数を通常のフレーム再生形波数に変換 してフリッカ指定後の環像等と出力するようにしたも のであり、異なる電源周波数に対しても、電源周波数に 依存せず、通常のフレーム再生周波数で出力することが でき、従来のフリッカ補正の性を施の低下を表がに押さ えてフリッカ補正することができるという作用を有す

○。 【0017】本発明の請求項4に記載の発明は、前記フリッカ補正回路において、前記総和レベルを記憶する総和レベルを記憶するフリッカゲイン記憶手段と、前記プリッカゲインを記憶する同様がイン記憶手段とを共用の記憶手段には、時分割して記憶し読み出すようにしたものであり、記憶手段であるレジスタのセル面積を大幅に加約し、更に回路規模の面積を縮小することができ、かつ消費電力を低減することができるという作用を有する。

【0018】本発明の請求項5に記載の発明は、前記記 億手段はRAMで構成するようにしたものであり、回路 規模の縮小化を図り、かつ低消費電力化することができ るという作用を有する。

【0019】本発明の請求項6に記載の発明は、前記共 用の配性手段に設けられた前記地和レベル配性手段と、 前記列リッガゲン配性手段と、前記制がゲン記性手段 段とに対する入力及び出力を名記憶手段ごとに切り換え 切り換えスイッチと、前記切り換えスイッチの切替え を制御する記憶制御手段とを具備するようにしたもので あり、3つの記憶手段を1つにまとめ、人出力を切り換 えて時分割処理するようにしたことにより、回路規模を 縮小化することができ、かつ消費電力を低減することが できるという作用を有する。

【0020】本発明の請求項でに記載の発明は、請求項3、4、5または6に記載のフリッカ補正関係を含む信号処理回路であって、LSIに構成したことを特徴とする信号処理回路としたものであり、本発明における、異なる電調関級数に対してもプリッカ補正の作能の低下を見機が保に押さるフリッカ補正を含む信号処理LSIの汎用化、共連化、低消費を力化、小型化、低コスト化を図ることができるいう作用をすする。

【0021】本発明の請求項8に記載の発明は、請求項 3、4、5または6に記載のフリッカ補正回路が含ま れ、被写体からの入射信号を前記フリッカ補正回路に出 力することを特徴とする提像素子としたものであり、本 発明における、異なる電源周波数に対してもフリッカ補 正の性能の低下を最小限に押さえることができるフリッ カ補正可能な撮像素子であり、フリッカ補正回路を含む 提像素子の汎用化、共通化、低消費電力化、小型化、低 コスト化を図ることができるという作用を有する。

【○○22】本発明の請求項9に記載の発明は、請求項 3、4、5または6に記載のフリッカ補正関格を含みし 51に精疲しに信号処理回路と、被写体から入射信号 を前記フリッカ補正回路に出力する損傷素子とからなる なメラ都品としたものであり、本発明における、実金 電測制数度に対してもフリッカ補正の性能の低下を最小 限に押さえることができるフリッカ補正回路を含むカメ ラ部品の汎用化、共通化、低消費電力化、小型化、低コ スト化を図ることができるという作用を有する。

【0023】本発明の請求項10に記載の発明は、請求 項9に記載のカメラ部品と装備するテレビカメラ装置と したものであり、本発明における、異なる電源周数を 対してもフリッカ補正の住能の低下を扱い駅は、押さえる ことができるフリッカ補正回路を含むカメラ部品を利用 したテレビカメラ装置の汎用化、共通化、低消費電力 化、小型化、低コスト化を図ることができるという作用 を有する。

[0024]以下、添付短面、図1乃至図4に基づき、本発明の実施の形態1を詳細に説明する。図1は本発明の実施の形態1におけるフリッカ補正方法及び回路の構成を示すブロック図、図2は図1に示すフリッカ補正方法及び回路において異なる電源局談数に対するフレーム月次び電水で表現で観において異なる電源局談数に対するフレーム周波数変換タイミングを示す図、図4は図1に示すフリッカ補正方法及び回路における記憶制御手段で制御手段で制御するアドレスマッア及び記憶制御手段による切り換えSWの切り換えタイミングを示す図である。

【0025】(実施の形態1)まず、図1&が図2を参照して、本発明におけるフリッカ補正方法及が回路の基本検念についた説明する、図2は交流電源開放数がfp=50日z、映像信号のフレーム周波数がfp=6日と、映像信号のフレーム周波数がfp=6日と、映像信号のフレーム周波数がfp=50日との場合とを示す。【00261まず、電源周波数がfp=50日zの条件において、交流電源で流射する蛍光が等は100日zで点波を繰り返しており、このような入射状のとでは、MOS型機像業子28(図1)は読み出す画像の位置により電荷蓄積時間内に用がする光量の影は異なることになる。そのため、同一フレーム内部においても100日zの期期で明るい部分と暗い部分が生じるフリッか発生する、

【0027】例えば、有効画素640(水平)×480 (垂直)のVGAフォーマットにおいて、フレーム周波 数30 Hz、17レームの走査線数が525本とすると、水平主意開談数は15.75kHzであるから、その1/100秒では走査線157.5な外に相当する。したがって、157.5ライン周間で明暗を繰り返し、17レームの走査線数525ラインの間に、3と1/3周期のフリッカが発生する。また、7レームの周川30[sec]を励力した。17以の15cc]の公倍数は1/10[sec]であるため、フリッカは37レーム毎に同じ明暗のパゲーンとなる7レーム単位の間解件をもつことになる。

【0028】同様に、電源開談数が「p=60Hzの条件において、交流電源で点げする蛍光灯等は120Hz で点域を繰り返しており、このような入射状のもとで は、MOS型韻像素子28は読み出す画像の位置により 電荷蓄積画影の屋相が異なることになり、同一フレーム でした。そのため、同一フレーム内部においても12 0Hzの周期で明るい部分と暗い部分が生じるフリッカ が発生する。

「0029」そこで、電源周波数がfp=50Hzの場合における3フレーム毎のフリッカの周期性を利用して、例えば、基準発張周波数を変えずに、水平走査周波数を18。9kHzにして1フレームの走途線数を525本にすると、1/120秒間の走金線は157、5ラインとなる。したがって、フリッカは157、5ラインとなる。したがって、フリッカは157、5ラインとなる。したがって、フリッカは157、5ラインとなる。したがって、フリッカは157、5ラインとなる。したがって、フリッカは95と5ラインの間に、3と1/3周期のフリッカが発生する。つまり、損傷案子の出場においても、電源周波数がfp=60Hzの条件と同一条件の、3フレーム毎に同じ時時パターンとなるフレーム単位の周期性をもたせることが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することが可能となり、同一方式に従って種正することができる。

【0030】しかしながら、電源周波数が1p=60日 2の場合においては、36フレーム/学校補正を行なっ ているので、補正性能が低下してしまうことになる。 で、補正した撮像信号をフレーム記憶手段35(図 1)とフレーム変換制御手段36(図1)とを用いるこ とにより、フレーム記憶手段35に対する書き込みを6 フレーム再に1フレームだけを省き、読み出しを通常の フレーム再に用波数の30フレーム/学校行い出力する ことにより、従来のフリッカ補正の性能の低下を最小限 に押さえ、テレビカメラ機器等の小型化、低コスト化を 実現することができる。

【0031】次に、図1を参照して、本売明小実験の形態 態1におけるフリッカ補正回路の構成を説明する。図1 は本売明の実験の形態1におけるフリッカ補正方法及び 回路の構成を示す図である。図1において、1は総和レ べル計算手段、2は総和レベル配憶手段、3はフリッカ ゲイン計算手段、4はフリッカゲイン記憶手段、5は平 滞化手段、6はゲイン位相調整手段、7は乗車手段、8 は領域制算手段、9はフレームパルス生成手段、11は 出力端子、28はMOS型単位業子、29は切り換えS W、30は提保素子制御手段、31は総和レベル検出手 段、32は記憶制御手段、35は記憶手段、34は制御 ゲイン記憶手段、35はフレーム記憶手段、36はフレ 一ム空値刺御手段である。

【0032】なお、記憶手段33は総和レベル記憶手段 2と、フリッカゲイン記憶手段 4と、制御ケイン記憶手 股34とで構成され、これら3つの記憶手段の入力及び 出力は記憶制御手段32の制御により、切り換えSW2 9を通して行われ、それぞれ対応するフリッカゲイン値 6時手段3、平滑化手段5またはゲイン位相測整手段6に 時分割入出力するよう構成される。また、フリッカゲイン ご憶手段3、平滑化手段5およびゲイン位相測整手段 6はそれぞれ自己の入力時においてのみ、入力ゲートが 開くように構造される。

【0033】以下、図1を参照して、本発明の実施の形

態1におけるフリッカ補正回路の構成を詳細に説明す

る。MOS型提像素子28は、撮像素子制御手段30に より制御されたタイミングで撮像信号を出力する。入力 信号12はフリッカを含むフレーム単位の機像信号であ り、総和レベル計算手段1と、飽和レベル検出手段31 と、乗算手段7に入力される。飽和レベル検出手段31 は、通常積算許可信号を総和レベル計算手段1へ出力 撮像素子の出力信号が飽和してしまったときにはそ れを止めて、総和レベル計算手段1における積算を避け るように制御する。総和レベル計算手段1は、領域毎に 信号12を精分した総和レベル信号13を出力する。 【0034】領域制御手段8は、入力信号12が領域1 ~領域mのどの領域に属するか示す領域制御信号23を 生成し、記憶制御手段32とゲイン位相調整手段6に出 カする、総和レベル記憶手段2は、記憶制御手段32の 制御により切り換えSW29を切り換えて総和レベル計 算手段1からの総和レベル13を入力して領域1~領域 mに対応した記憶領域に1フレーム前と2フレーム前の 領域1~領域mの総和レベルを記憶するよう構成され、 現フレームの総和レベル14と同時に、1フレーム前の 総和レベル15.2フレーム前の総和レベル16をフリ

レーム実施制制手段36に批力する。 (0035)フリッカゲイン記憶手段4は、フリッカゲ イン計算手段3からのフリッカゲイン17を切り換えら れた切り換えSW29を通して入力し、記憶制制手段3 同における側と、一般地のフリッカが月で1フレーム期間における8間と一種域mのフリッカゲインを2フレー

ッカゲイン計算手段3に対して出力する。フリッカゲイ

ン計算手段3は平均加算回路と除算回路で構成され、フ

リッカゲイン17を計算して出力する。フレームパルス 牛成手段9は、フリッカのフレーム周期に基づいてフレ

ームパルス24を生成して、ゲイン位相調整手段6とフ

ム分記憶するよう構成され、現フレームのフリッカゲイン18、フレーム単位のフリッカ周期の1周期間のフリッカゲイン19及びフレームに位のフリッカ開助の2周期前のフリッカゲイン20を平滑化手段5に出力する。平滑化手段5に、現フレームのフリッカゲイン18、1周期前のフリッカゲイン19及び2周期前のフリッカゲイン14、1、1、1の間前のフリッカゲインから過去の複数のフレームの同一領域におけるフリッカゲインからよれる認差成分を除去するよう作用するもので、メディアンフィルタ等から構成され、平滑化されたフリッカゲイン21を出力する。

【0036】ゲイン位相調整手段6は、1フレーム前の フリッカゲイン21を記憶する制御ゲイン記憶手段34 を有し、(本実施の形態1ではゲイン位相調整6から抜き 出して記憶手段33に纏めて配置される)、平滑化手段 5からのフリッカゲイン21を切り換えられた切り換え SW29を通して入力し、平滑化されたフリッカゲイン 21を領域制御信号23により領域1~領域mに割り当 て記憶し、フレームパルス24により正弦波であるフリ ッカゲインをフレームに合わせて位相調整を行い、乗算 手段7に対し制御ゲイン22として出力する。乗算手段 7は、入力信号12と制御ゲイン22とを乗じて補正を 行いフレーム記憶手段35に出力する。フレーム記憶手 段35は、フレーム変換制御手段36からの制御によ り、乗算手段7の出力信号のフレーム周波数を通常のフ レーム周波数にして再生するよう構成され、詳細は後述 するように、フリッカの周波数に依存せずフリッカを補 正することができる。

【0037】次に、図1乃至図4を参照して、本発明の 実施の形態1におけるフリッカ補正回路の動作を説明す る。MOS型摄像素子28から出力されたフリッカ成分 が含まれた撮像信号は、領域制御信号23の制御によ り、領域1について総和レベル計算手段1にて積算した 値を切り換えSW29を通して総和レベル記憶手段2に 記憶1. 3フレーム毎に領域1の現フレームと1フレー ム前と2フレーム前の総和レベルをフリッカゲイン計算 手段3に出力する。フリッカゲイン計算手段3では3フ レーム分の総和の1/3を行い、各フレームの総和レベ ルで除算を3回行うことにより3種類のフリッカゲイン 17を算出する。このフリッカゲイン17は、フリッカ の3フレーム周期を考えると次のフレーム周期のフリッ カゲインと等価になる。 算出されたフリッカゲイン17 は、記憶制御手段32の制御により切り換えられた切り 換えSW29を通してフリッカゲイン記憶手段4に記憶 される。

【0038】しかし、このフリッカゲイン17はこのままでは動画等の垂直方向の動き成分による誤差が含まれてしまうため、過去の複数のフリッカゲインを使用して常化することにより誤差を除去する必要がある。そこで、メディアンフィルタ等でよる平滑化手段5におい

て、3フレーム関期に従い、現フレームのフリッカゲインと シと3フレーム前及び6フレーム前のフリッカゲインと の平滑化を行い平滑化されたフリッカゲイン21を出力 する。出力されたフリッカゲイン21は、記憶制御手段 32の削削により切り換えられた切り換えらW29を通 して制削がイン記憶手段34に記憶される。これをゲイン位相削整手段6に出力し、ゲイン位相削整手段6かか 乗算手段7に対し、制御ゲイン22として出力する。これにより、フリッカゲインに含まれている動き成分によ な競奏が軽減される。

[0039]以上説明した動作を第3フレーム時に領域 力から領域由まで繰り返すことにより、次のフレームで ある第1フレームで用いるための制御ゲインが得られ る。これらの領域1~領域mの制御ゲインが制御ゲイン 記憶手段34に記憶され、次の第1フレーム時の制御ゲイン22として出力される。

【0040】こで、フリッカが理想的な正弦波として、現フレームのあるラインのフリッカゲイとを、1+ Asin(n)とする。ただし、Aはフリッカの大きさ、nはあるラインのフリッカの位相である。また、フリッカの原期は1/100Hzで157.5ラインを1月期としているため、1フレーム内では1フレームのフリッカがあることになる。そのため、同じラインで見ると1フレーム体に2π/3位相早い位相となり、1フレーム後の同一ラインのフリッカがよることになる。また、2フレーム体のフリッカがインは1+Asin(n+4π/3)となり、3フレームを周期として繰り返すことがわかる。

【0041】次に、図2を参照して、異なる交流電源周

波数に対するフレームタイミングについて説明する。図

2において、電源周波数fp=60Hzの場合、電源周 波数fp=50Hzのフリッカの周期性を該当させると すると、例えば撮像素子制御手段30による基準発振周 波数と垂直ライン数を変えずに、水平方向の分周比だけ を50/60(0.83程度)に変化させることによ り、フリッカの周波数(120Hz)と3フレームの周 期件とは同一にすることが出来るので、それ以降の補正 手順は、電源周波数fpが50Hzであるか60Hzで あるかを意識せずに同一構成とすることができる。 【0042】また、フリッカゲインは157、5ライン 周期を持っているので、これを約157ライン周期と見 なすと、有効ライン480ライン分全てのフリッカゲイ ンを求める必要がなくなり、1周期(157ライン)分 のフリッカゲインだけを求めておき、位相調整手段6に より、求めた1周期のフリッカゲインを繰り返せば、残 りのラインのフリッカゲインを得ることができる。これ により、フリッカゲインを計算するため消算量や回路量 を削減することができる。

【0043】次に、図3を参照して、異なる電源制波数 に対するフレーム周波数変換タイミングについて説明す の図3において、電源周波数 「p=60日 との場合に 乗算手段7から出力する補正後の信号は、36日 とで出 力するので、フレーム変換制御手段36によりフレーム 記憶手段35に書き込みを下り、30日 とで読み出しを 行うようにすると、書き込みアドレス(点線)と読み出 しアドレス (実線) は図3に示す関係となるので、6フ レース年に「フレームだけを書き込みを停止し読み出し を連続して行うようにすることにより、週帯のフレーム 再生間波数で再生することが可能となり、電源周波数に 依存しないまたは考慮しなくてよい補正方式とすること が出来る。

[0044] 次に、図4を参照して、記憶制御手段で制備する記憶手段のアドレスマッア及び記憶制御手段にある切り換え 80%の切り換えタイミングを認明する。図4 において、総和レベル記憶手段2とフリッカゲイン記憶手段4と制御ゲイン記憶手段34の容量はは迂回一であり、記憶制御手段32の制御により切り換え80%29を使用して時分割処理することにより、記憶手段33にまとめて共用化することができ、回路を少なくすることができる。

【0045] 例えば、本実施の形態1における総和レベル記憶手段2は、2フレーム前までの飛算値を保持しておれば良いので、フリッカの1周期(15アライン)を3の倍数であるシライン間隔で程葉するようにすると、1周期あたり18個の積算値で、1フレームあたりでは、18×3個(54個)の程算値が存在する。つまり、3フレーム毎にフリッカゲインを算出するには、その記憶容量は54列2行志れば足りる。

【0046】また、フリッカゲイン記憶手段4は、3フレーム版に算出したゲイン値を演算したフレーム内だけ 保持しておれて良いので、18 **2(36個)のゲイン値を3種類(G3~G5)保持する。つまり3フレーム 毎に3通りのフリッカゲインを算出するには、その記憶 容量は18列6行あれば良いことになる。次に、削脚ゲイン配徳手段34は、3フレーム毎に平滑された削御ゲインを過去3フレーム前と、6フレー人前の値を3種類(M3~M5)保持しておれば良いので、その配修容量はフリッカゲイン記憶手段と同じ容量になる。

【0047】以上、総和レベル記憶手段2、フリッカゲ イン記憶手段4及び制御ゲイン記憶手段34の総容量 (総積算値)は、3フレーム毎に完結した処理を行う方 式であるから、352ワード(図4では、それぞれアド レス1)2番326で示す)程度まであれば十分に間に合 うことになる。

[0048]また、上記3つの配値手段、すなわち、総和レベル配憶手段と、フリッカゲイン配憶手段4および 制御ゲイン記憶手段34の時分割入出力処理について は、それぞれの配憶容量を上記のようにするとともに、 記憶制御手段32の制御により切り換えSW29を図4 の下欄に示すようなタイミングで切り換えることによっ て達成することができる。

【0049】以上説明したように、本発明の実施の形態 1によれば、電源周波数が60日 スに変化しても回路数 を増やすことなく、従来と同じようなフリッカ補正を行 いながら、記憶手段を1つにまとめたことにより、従来 シフトレジスタで構成していたレジスタを、1/2以下 にすることが可能となりレジスタセル面積の大幅な節約 になり、回路規模の面積能小が図かられ、かつ消費電力 を1/10以下に低減することができる。

[0050]

【発明の効果】本発明は、上記のように構成し、特に電 源周波数が50Hzの場合のフレーム単位のフリッカの 周期性に着目して、電源周波数が60Hzに変化して も、補正するフレーム周波数を電源周波数に同期して変 化し、フリッカ補正後の信号を書き込み記憶する際に6 フレーム毎に1フレームだけ省くことにより、フリッカ 補正後の信号を出力する際のフレーム周波数は変えない ようにしたことにより、異なる電源周波数に対しても、 電源周波数に依存せず、フリッカ補正の性能の低下を最 小腮に押さえてフリッカ補正することができるとともに 構成の共通化を図ることができるため、構成が簡単にし て小規模のフリッカ補正方法を提供することができる。 【0051】また、本発明は、上記のように構成し、特 に電源周波数が50Hzの場合のフレーム単位のフリッ カの周期性に着目し、フリッカ補正後の信号を記憶する フレーム記憶手段とフレーム記憶手段に対する書き込み を6フレーム毎に1フレームだけ省くフレーム周波数変 換手段とを付加して、電源周波数が60Hzに変化して も、補正するフレーム周波数を電源周波数に同期して変 化し、フリッカ補正後の信号を出力する際のフレーム周 波数は変えないようにしたことにより、異なる電源周波 数に対しても、電源周波数に依存せず、フリッカ補正の 性能の低下を最小限に押さえてフリッカ補正することが できるとともに構成の共通化を図ることができるため、 構成が簡単にして小規模のフリッカ補正回路を提供する ことができる。

[0052]また、本発明は、上記のように構成し、特 に総和レベルの記憶とフリッカゲインの記憶と前記制御 ゲインの記憶とを共用の記憶手段に対して行い、それぞ れ時分割して記憶し読み出すようにしたことにより、記 憶手段であるレジスタのセル面積を大幅に節約し、更に 回路規模の面積を縮小することができ、かつ消費電力を 低減することができる。

【0053】また、本発明は、上記のように構成し、特に本発明におけるフリッツ権正回路を含む信号処理回路をLSIに構成し、共用の記憶手段をRAMで構成したことにより、回路規模及び面積をさらに縮かすることができ、かつ消費電力を低減してノイズを低減することに、

より、性能をさらに向上することができる。

【0054】また、本発明は、上記のように構成し、特 に共用の記憶年段に設けられた総和レベル記憶手段と、 フリッカゲイン記憶手段と、制御ゲイン記憶手段とに対 する入力及び出力を切り換えスイッチにより各記憶手段 ご切り換えるようにしたことにより、全体として回 路規模を小さくすることができる。

[0055]また、本発明は、上記のように構成し、特 に本発明におけるフリッカ補正回路が含まれ、被写体か の入射信号をフリッカ補正回路に出力するようにした ことにより、回路基板の面積縮小を図かることができ、 かつ撮像素子を汎用化することにより、実装コストを低 下した機像素子を提供することができる。

【0056】また、本発明は、上記のように構成し、特に本発明におけるフリッカ補正回路を含みLS1に構成 した信号処理四路と、被写体からの入射信号を前記フリッカ補正回路に出力する摄像素子とからカメラ部品を構成するようにしたことにより、その面積を縮かすることができ、さらにカメラ部品を汎用化することにより、生産コストを低減することができる。

【0057】また、本発明は、上記のように構成し、特に本発明におけるフリッツ補正回路を含みLS1に構成 した信号処理回路と、被写体からの入射信号を前記フリック補正回路に出力する損傷素子とからカック部品を利用してテレビカメラ装置等を構成したことにより、テレビカメラ装置等の小型化、低コスト化を可能にすることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1におけるフリッカ補正方 法及び回路の構成を示すブロック図、

【図2】図1に示すフリッカ補正方法及び回路において 異なる電源周波数に対するフレームタイミングを示す 図.

【図3】図1に示すフリッカ補正方法及び回路において 異なる電源周波数に対するフレーム周波数変換タイミン グを示す図、 【図4】図1に示すフリッカ補正方法及び回路における

記憶制御手段で制御するアドレスマップ及び記憶制御手段による切り換えSWの切り換えタイミングを示す図、 【図5】フレームをm個に分割してフリッカ補正を行う 場合の従来のフリッカ補正回路を示すブロック図。


【符号の説明】

- 1 総和レベル計算手段
- 2 総和レベル記憶手段
- 3 フリッカゲイン計算手段
- 4 フリッカゲイン記憶手段 5 平滑化手段
- 6 ゲイン位相調整手段
- 7 乗算手段 8 領域制御手段


- 9 フレームパルス生成手段
- 10 入力端子
- 11 出力端子
- 12 入力信号
- 13 総和レベル
- 14 現フィールドの総和レベル
- 15 1フレーム前の総和レベル
- 19 1/D-AHOMAD O
- 16 2フレーム前の総和レベル
- 17 フリッカゲイン 18 2フレーム前のフリッカゲイン
- 19 5フレーム前のフリッカゲイン
- 20 8フレーム前のフリッカゲイン
- 21 平滑化されたフリッカゲイン
- 2.2 制御ゲイン

- 23 領域制御信号
- 24 フレームパルス
- 25 総和レベル記憶部
- 26 フリッカゲイン記憶部
 - 27 平滑化後のフリッカゲイン記憶部
 - 28 MOS型撮像素子
- 29 切り替えSW
- 30 摄像素子制御手段
 - 31 飽和レベル検出手段
 - 32 記憶制御手段
 - 33 記憶手段
 - 34 制御ゲイン記憶手段
 - 35 フレーム記憶手段 36 フレーム変換制御手段
- うり ノレーム交換制御十段


【図2】








[図1]



【図4】

RAMT FUZTYT

1フレーム目の検算値	G \$ 上転				ちフレーム前のM3							
2 フレーム目の検算後		G 3 中18					6フレーム初のM 4					
		G4上版				€ フレーム前のM 5						
		G 4 中部					\$フレ∼ム前のM3					
		G 5 ±85					- 3フレーム前のM4					
		G 5 中枢					3フレーム前の減5					
42和レベル把機 5 4 列 2 行		フリッカゲイン配信 1 8列 8杆					制御ゲイン記憶 18列8行					
1 2 58 54	111	112		127	128		219	220		235	235	
5 5 5 6 108 109	128	130		145	165		237	238		253	254	
	147	148		163	164		255	256		271	272	
	165	166		183	182		273	274		280	290	
	183	184		199	200		291	212		307	203	
	201	202		217	218		509	310		\$25	326	
#17V-4	1	,	WZフレー.				- 1	#37	V-4		1	
能和レベル記	2					711	77	イン記	# \$100	412	1	



フロントページの続き